RTL基本知識：邏輯強度模型(Logic Strength Model)

本文主要介紹HDL語言中常用的邏輯強度模型,並且以Verilog示例為主,最后介紹VHDL中常用的各種邏輯值系統.Verilog中提供了大量的模型用於模擬具體的硬件電路,例如and,or,nmos等, ...